机译:迭代折叠算法:一种用于设计长约束长度维特比解码器的新颖方法。一世
机译:迭代折叠算法:一种用于设计长约束长度维特比解码器的新颖方法。 II
机译:适用于TCM解码器的高速低功耗Viterbi解码器设计
机译:基于动态截断长度的低延迟,省电的维特比解码器
机译:全并行,多芯片,长约束长度的光电维特比解码器:设计,建模和分析。
机译:动力假肢的虚拟约束控制:从模拟到经股截肢的实验
机译:利用混合寄存器交换方法设计低功耗应用的维特比解码器
机译:长约束长度VLsI维特比译码器的软件仿真研究